(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-208745 (P2000-208745A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
H01L	27/108		H01L	27/10	6 2 1 C	
	21/8242			21/88	K	
	21/3205			27/04	Н	
	27/04		·			
	21/822					

審査請求 未請求 請求項の数38 OL (全 10 頁)

(21)出願番号	特願2000-6225(P2000-6225)	(71)出願人	596092698
			ルーセント テクノロジーズ インコーポ
(22)出願日	平成12年1月12日(2000.1.12)		レーテッド
			アメリカ合衆国.07974-0636 ニュージ
(31)優先権主張番号	60/115703		ャーシィ, マレイ ヒル, マウンテン ア
(32)優先日	平成11年1月12日(1999.1.12)		ヴェニュー 600
(33)優先権主張国	米国 (US)	(72)発明者	チュンーユン サン
(31)優先権主張番号	09/383806		アメリカ合衆国 32819 フロリダ,オー
(32)優先日	平成11年8月26日(1999.8.26)		ランド, ウインドプレーク ロード 7721
(33)優先権主張国	米国 (US)	(74)代理人	100064447
			弁理士 岡部 正夫 (外11名)


最終頁に続く

(54) 【発明の名称】 デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デパイスとその 製造方法

(57)【要約】

【課題】 本発明は、コンデンサを有する集積回路デバイスに関する。

【解決手段】 集積回路デバイスおよびその製造方法 は、相互接続構造およびコンデンサを含む。相互接続構 造は、金属線および接点を含み、コンデンサは上部およ び下部金属電極を含む。この方法は、半導体基板に隣接 する誘電体層を形成することと、第一誘電体層において 相互接続構造の第一開口部およびコンデンサの第二開口 部を同時に形成することとを含む。この方法は、相互接 続構造を形成するために、第一導電層を選択的にデポジ ットさせて、第一開口部を充填することと、第二開口部 にコンデンサを形成するために、その間にコンデンサ誘 電体を有する上部および下部金属電極を形成することと を含む。集積回路デバイスは、金属電極を有し、デュア ル・ダマシーン構造にも使用でき、統合される高密度コ ンデンサを提供する。この様に、コンデンサは、デュア ル・ダマシーン相互接続構造と同一レベルに位置され る。



【特許請求の範囲】

【請求項1】 金属線および接点を含む相互接続構造お よび上部および下部金属電極を含むコンデンサとを含む 集積回路デバイスの製造方法であって、

半導体基板に隣接する誘電体層を形成するステップと、 前記誘電体層内に前記相互接続構造の第一開口部と、前 記コンデンサの第二開口部とを同時に形成するステップ と、

前記第一開口部を充填させ、前記相互接続構造を形成す るために第一導電層を選択的にデボジットさせるステッ 10 二開口部にコンデンサを形成するステップが、 プと、

前記第二開口部に前記コンデンサを形成するために、前 記上部および下部金属電極をその間にコンデンサ誘電体 を入れた状態で形成するステップとを含む方法。

【請求項2】 請求項1に記載の方法において、前記第 一開口部および前記第二開口部を同時に形成するステッ プが、

前記第一開口部の上部部分および前記第二開口部の上部 部分を同時に形成することと、

前記第一開口部の下部部分および前記第二開口部の下部 20 部分を同時に形成することとを含む方法。

【請求項3】 請求項2に記載の方法において、前記第 一開口部の前記上部部分が前記第一開口部の前記下部部 分より幅が広く、前記第二開口部の前記上部部分が前記 第二開口部の前記下部部分とほぼ幅が同じである方法。

【請求項4】 請求項1に記載の方法において、前記誘 電体層を形成するステップが前記半導体基板に隣接する 下部誘電体層部分を形成することと、

前記下部誘電体層部分上にエッチング・ストップ層を形 成することと、

前記エッチング・ストップ層上に上部誘電体層部分を形 成することとを含む方法。

【請求項5】 請求項4に記載の方法において、前記第 一開口部および前記第二開口部を同時に形成するステッ プが、

前記上部誘導体層部分および前記エッチング・ストップ 層において、前記第一開口部の上部部分および前記第二 開口部の上部部分を同時に形成することと、

前記下部誘電体層部分において前記第一開口部の下部部 分および前記第二開口部の下部部分を同時に形成するこ とと、

前記第一開口部の前記上部部分が、前記第一開口部の前 記下部部分よりも幅が広く、前記第二開口部の前記上部 部分が前記第二開口部の下部部分とほぼ同じ幅であるこ ととを含む方法。

【請求項6】 請求項1に記載の方法において、前記第 一開口部にある導電層を選択的にデポジットさせるステ ップが、前記第二開口部をマスキングしながら銅を電着 させることを含む方法。

【請求項7】 請求項1に記載の方法において、前記第 50 に、前記コンデンサ誘電体層上に上部金属層をデポジッ

一開口部にある導電層を選択的にデポジットさせるステ ップが、

少なくとも前記第一開口部を整列させるために、バリヤ 金属層をデポジットさせることと、

前記整列された第一開口部を充填するために銅を電着さ せることとを含む方法。

【請求項8】 請求項7に記載の方法において、前記バ リヤ金属層が窒化タンタルを含む方法。

【請求項9】 請求項1に記載の方法において、前記第

少なくとも前記第二開口部を整列させ、そして前記下部 金属電極を形成するために、下部金属層をデポジットさ せることと、

前記下部金属層上に前記コンデンサ誘電体層を形成する ことと、

前記上部金属電極を形成するために前記コンデンサ誘電 体層上に上部金属層をデポジットさせることと、

前記第二開口部の残りの部分を充填するために第二導電 層をデポジットさせることとを含む方法。

【請求項10】 請求項9に記載の方法において、前記 第二導電層が銅を含む方法。

【請求項11】 請求項1に記載の方法において、前記 コンデンサの上部および下部金属電極が窒化タンタルを 含む方法。

【請求項12】 請求項1に記載の方法において、前記 コンデンサ誘電体が約25以上の誘電率を有する方法。

【請求項13】 請求項1に記載の方法において、前記 誘電体層内にコンデンサ接点を形成するステップと、前 記相互接続構造の前記金属線と前記コンデンサの下部金 属電極とを電気的に接続するステップとをさらに含む方 30

【請求項14】 金属線および金属接点を含む相互接続 構造および上部および下部金属電極を含むコンデンサと を含む集積回路デバイスを製造する方法であって、

半導体基板に隣接する誘電体層を形成するステップと、 前記誘電体層において前記相互接続構造に第一開口部お よび前記コンデンサに第二開口部を同時に形成するステ ップと、

前記第二開口部上をマスキングするステップと、

前記第一開口部を充填するために、第一金属導電層を選 40 択的にデポジットさせるステップと、

前記第二開口部からマスキングを除去するステップと、 少なくとも前記第二開口部を整列させて、前記コンデン サの下部金属電極を形成するために下部金属層をデポジ ットさせるステップと、

前記コンデンサのコンデンサ誘電体を形成するために、 前記下部金属層上にコンデンサ誘電体層を形成するステ ップと、

前記コンデンサの上部金属電極の一部を形成するため

3/28/05, EAST Version: 2.0.1.4

トさせるステップと、

前記第二開口部の残りの部分を充填し、前記コンデンサ の上部金属電極の一部を形成するために、第二導電層を デポジットさせるステップと、

前記集積回路デバイスの上部表面を平面化するステップ とを含む方法。

【請求項15】 請求項14に記載の方法において、前 記第一開口部および第二開口部を同時に形成するステッ プが、

前記第一開口部の上部部分および前記第二開口部の上部 部分を同時に形成することと、

前記第一開口部の下部部分および前記第二開口部の下部 部分を同時に形成することと、

前記第一開口部の前記上部部分が、前記第一開口部の前 記下部部分より幅が広く、前記第二開口部の前記上部部 分が、前記第二開口部の前記下部部分とほぼ同じ幅であ ることとを含む方法。

【請求項16】 請求項14に記載の方法において、前 記誘電体層を形成するステップが、

前記半導体基板に隣接した下部誘電体層部分を形成する ことと、

前記下部誘電体層部分の上にエッチング・ストップ層を 形成することと、

前記エッチング・ストップ層上に上部誘電体層部分を形 成することとを含む方法。

【請求項17】 請求項16に記載の方法において、前 記第一開口部および第二開口部を同時に形成するステッ プが、

前記上部誘電体層部分および前記エッチング・ストップ 層において前記第一開口部の上部部分および前記第二開 口部の上部部分を同時に形成することと、

前記下部誘電体層において前記第一開口部の下部部分お よび前記第二開口部の下部部分を同時に形成すること

前記第一開口部の前記上部部分が、前記第一開口部の前 記下部部分より幅が広く、前記第二開口部の前記上部部 分が前記第二開口部の前記下部部分とほぼ同じ幅である こととを含む方法。

【請求項18】 請求項14に記載の方法において、前 るステップが、銅を電着させることを含む方法。

【請求項19】 請求項14に記載の方法において、前 記第一開口部において導電層を選択的にデポジットさせ るステップが、

少なくとも前記第一開口部を整列させるために、バリヤ 金属層をデポジットさせることと、

前記整列させた第一開口部を充填させるために、銅を電 着させることとを含む方法。

【請求項20】 請求項19に記載の方法において、前 記バリヤ金属層が窒化タンタルを含む方法。

【請求項21】 請求項14に記載の方法において、前 記上部および下部金属電極が窒化タンタルを含む方法。

【請求項22】 請求項14に記載の方法において、前 記コンデンサ誘電体層が、約25以上の誘電率を有する 方法。

【請求項23】 請求項14に記載の方法において、前 記第二導電層が銅を含む方法。

【請求項24】 請求項14に記載の方法において、前 記誘電体層内にコンデンサ接点を形成し、前記相互接続 10 構造の金属線と、前記コンデンサの下部金属電極を電気 的に接続するステップとをさらに含む方法。

【請求項25】 集積回路デバイスであって、 半導体基板と、

その中に第一および第二開口部を有する前記半導体基板 に隣接した誘電体層と、

前記第一開口部にあり、それに従属する金属線および金 属接点を含む相互接続構造と、

前記第二開口部にあり、その間にコンデンサ誘電体層を 有する上部および下部金属電極を含むコンデンサとを備 20 える集積回路デバイス。

【請求項26】 請求項25に記載の集積回路デバイス において、前記コンデンサが前記誘電体層の隣接する上 部表面部分とほぼ同一の高さで、ほぼ平面的な上部表面 を有する集積回路デバイス。

【請求項27】 請求項26に記載の集積回路デバイス において、前記下部電極および前記コンデンサ誘電体層 の先端が、前記コンデンサの上部表面で終わる集積回路 デバイス。

【請求項28】 請求項25に記載の集積回路デバイス において、前記金属線が前記金属接点より幅が広く、前 記第二開口部がほぼ均一の幅を持っている集積回路デバ イス。

【請求項29】 請求項25に記載の集積回路デバイス において、前記誘電体層が、

前記半導体基板に隣接した下部誘電体層部分と、

前記下部誘電体層部分上のエッチング・ストップ層と、 前記エッチング・ストップ層上の上部誘電体層部分とを 含む集積回路デバイス。

【請求項30】 請求項29に記載の集積回路デバイス 記第一開口部において導電層を選択的にデポジットさせ 40 において、前記金属線が、前記上部誘電体層部分および 前記エッチング・ストップ層内にあり、前記接点が前記 下部誘電体層部分にあり、前記コンデンサが、前記上部 誘電体層部分、前記エッチング・ストップ層および前記 下部誘電体層部分のそれぞれにある集積回路デバイス。

> 【請求項31】 請求項30に記載の集積回路デバイス において、前記金属線が、前記接点より幅が広く、そし て、その中に前記コンデンサを有する前記誘電体層の第 二部分がほぼ均一の幅を有する集積回路デバイス。

【請求項32】 請求項25に記載の集積回路デバイス 50 において、前記相互接続構造が銅を含む集積回路デバイ

5

ス。

【請求項33】 請求項25に記載の集積回路デバイスにおいて、前記相互接続構造がそれに隣接する銅層およびバリヤ金属層を含む集積回路デバイス。

【請求項34】 請求項33に記載の集積回路デバイス において、前記バリヤ金属層が窒化タンタルを含む集積 回路デバイス。

【請求項35】 請求項25に記載の集積回路デバイスにおいて、前記コンデンサの上部および下部金属電極がそれぞれ窒化タンタルを含む集積回路デバイス。

【請求項36】 請求項25に記載の集積回路デバイスにおいて、前記コンデンサの前記上部金属電極が窒化タンタルおよび銅を含み、前記下部金属電極が窒化タンタルを含む集積回路デバイス。

【請求項37】 請求項25に記載の集積回路デバイス において、前記コンデンサ誘電体が、約25以上の誘電 率を有する集積回路デバイス。

【請求項38】 請求項25に記載の集積回路デバイス において、前記誘電体層内にコンデンサ接点をさらに含 み、前記相互接続構造の金属線と前記コンデンサの下部 20 金属電極とを電気的に接続する集積回路デバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路の分野に 関し、特にコンデンサを有する集積回路デバイスに関す る。

[0002]

【従来の技術、及び、発明が解決しようとする課題】 < 関連出願 > 本出願は、1999年1月12日付けの同時係属仮出願第60/115,703号に基づいている。【0003】コンデンサは、電荷を蓄積するための集積回路(IC)のような半導体デバイスで使用される。ダイナミック・ランダム・アクセス・メモリ(DRAM)のようなICでは、コンデンサは、メモリセルに記憶するのに使用される。通常、IC内に形成されるコンデンサは、例えば、多結晶シリコン(ポリシリコン)からできている下部電極と、例えば、五酸化タンタルおよび/またはチタン酸ストロンチウム・バリウムからできている誘電体層と、例えば、窒化チタン、タングステン、プラチナ、またはポリシリコンからできている上部電極とを含む。

【0004】最近では、半導体メモリ・デバイスの開発が進み、より高い記憶密度が求められている。DRAMの記憶素子のコンデンサが占める領域が縮小され、そのため、電極表面の面積が小さくなり、コンデンサの静電容量が減らされることになった。しかし、メモリセルを読み取る際に、高い信号対雑音比を達成するには、比較的大容量であることが必要である。従って、素子の寸法を小さくするのは望ましいが、高い静電容量を得ることも望まれる。また、高k誘電体を含むような金属電極コ 50

ンデンサを使用すれば、寸法を縮小して高い静電容量を 得ることが可能である。

【0005】従来的には、半導体デバイスにある2つの コンダクタ間の相互接続は、例えば、第一および第二金 属線間の電気接続にはダングステン・プラグのようなプ ラグ構造を用いて提供されていた。そうした構造には、 2つのコンダクタの各々を形成するためのステップと、 タングステン・プラグ構造を形成するためのステップを 含む3つの別々の処理ステップが必要となる。さらに、 10 導電バイアおよび相互接続のようなメタライゼーション ・パターンに、銅および銅合金を使用することに対し て、半導体メーカが強い関心を示している。アルミニウ ムに比べ、銅は、エレクトロマイグレーション抵抗が良 好であり、そして電気抵抗も約1.7Ωcmと比較的低 いという利点を両方とも備えている。しかし残念なが ら、銅は、エッチングするのが難しい。従って、デュア ル・ダマシーン・プロセスは、処理ステップを簡素化 し、金属エッチングのステップを省いて、銅の相互接続 を形成できるように開発された。デュアル・ダマシーン ・プロセスはまた、アルミニウムの相互接続にも使われ る。

【0006】デュダル・ダマシーン構造は、下層にあるコンダクタと接触し、従来型の相互接続構造のプラグ構造の機能に取って代わる底面部分またはバイアを有する。デュアル・ダマシーン構造は、また、第二コンダクタの形成にも使われる上面部分または、インレイ・トレンチを有する。デュアル・ダマシーン構造の底面および上面部分は、相互に接触しているため、例えば、銅の同一の導電性材料で、同時に充填することができる。これにより、別々の処理ステップで、プラグ構造および上層にある導電層を形成する必要がなくなった。

【0007】デュアル・ダマシーン・プロセスでは、コンデンサは、普通、第一導電層をデポジットさせ、その間に誘電体を形成し、第二導電層を形成し、その後、層構造のパターンを作り、エッチングすることにより、別々の段階で形成される。導電層は、例えば、ポリシリコンまたは窒化チタンから通常は形成されている。次に、酸化物がコンデンサ上に形成され、その結果、コンデンサ上に表面トポグラフィができあがる。このため、それ40以降の層が形成される前に酸化物層を平面化するための化学的機械的研磨(CMP)法が必要となる。

【0008】よって、コンデンサを製造する従来のプロセスでは、CMPステップとともに、導電層のエッチングにより、さらに時間がかかった。また、金属電極、すなわち、金属ー絶縁体ー金属(MIM)コンデンサを有するコンデンサを形成するなら、必要となる金属エッチングのステップが、デュアル・ダマシーン・プロセスには完全には使用できない。すなわち、上記デュアル・ダマシーン・プロセスは、特に、金属エッチングのプロセスを省くために用いられており、デュアル・ダマシーン

・プロセス中に金属エッチングのステップを用いるとい うことが望ましいことではないのである。

【0009】上記説明から理解できるように、デュアル ・ダマシーンにも使用できる高密度金属電極コンデンサ の統合が必要となるのである。

[0010]

【課題を解決するための手段】従って、本発明の目的 は、上記背景より、デュアル・ダマシーン・プロセスを 有し、そして金属電極を有する高密度コンデンサを含む 集積回路デバイスの製造方法を提供することである。

【0011】本発明の他の目的は、金属電極を有する高 密度コンデンサを含み、デュアル・ダマシーン相互接続 構造にも使用できる集積回路デバイスを提供することで ある。

【0012】本発明による上記および他の目的、特徴お よび利点は、金属線および接点を含む相互接続構造と、 上部および下部金属電極を含むコンデンサとを含む集積 回路デバイスの製造方法により提供される。この方法 は、半導体基板に隣接する誘電体層を形成し、第一誘電 第二開口部とを同時に形成することを含む。この方法 は、第一導体層を選択的にデポジットさせて、第一開口 部を充填し、相互接続構造を形成することと、上部およ び下部金属電極をその間にコンデンサ誘電体を入れた状 態で形成し、第二開口部内にコンデンサを形成すること とをさらに含む。第一導体層は、第二開口部をマスキン グしながら、銅を電気めっきすることにより形成され、 また、少なくとも第一開口部を整列させるためのバリヤ 金属層とを含む。バリヤ金属層は、好適には、窒化タン タルを含むことが好ましい。

【0013】また、第一開口部および第二開口部を同時 に形成するというステップには、第一開口部の上部部分 および第二開口部の上部部分を同時に形成し、そして第 一開口部の下部部分および第二開口部の下部部分を同時 に形成するというステップを含む。加えて、第一開口部 の上部部分は、第一開口部の下部部分より幅が広く、第 二開口部の上部部分は、第二開口部の下部部分と幅がほ ぼ同じである。

【0014】誘電体層は、下部電極体層部分と、エッチ ング・ストップ層と、上部誘電体層部分とから形成され 40 ている。従って、第一開口部の上部部分および第二開口 部の上部部分は、上記誘電体層部分およびエッチング・ ストップ層内で同時に形成される。また、第一開口部の 下部部分および第二開口部の下部部分も、下部誘電体層 部分で同時に形成される。コンデンサは、少なくとも第 二開口部を整列させ、下部金属電極を形成するために下 部金属層をデポジットさせることと、下部金属層上にコ ンデンサ誘電体層を形成することと、コンデンサ誘電体 層上に上部金属層をデポジットさせ、上部金属電極を形 成することとにより形成される。また、第二導電層は、

第二開口部の残りの部分を充填するために選択的にデポ ジットさせる。この第二導電層は、好適には、銅を含む ことが好ましく、コンデンサの上部および下部金属電極 は、窒化タンタルを含むことが好ましい。コンデンサ誘 電体は、約25以上の誘電率を有するような高k誘電体 である。

【0015】本発明による利点はまた、間に第一および 第二開口部を有する半導体基板に隣接する誘電体層と、 第一開口部にある相互接続構造で、それに従属する金属 10 線および金属接点を含む構造と、間にコンデンサ誘電体 層を有する上部および下部金属電極を含む第二開口部に あるコンデンサとを含む集積回路デバイスによって提供 される。コンデンサは、誘電体層の隣接する上部表面部 分とほぼ同一の高さのほぼ平面的な上部表面を有する。 また、下部電極およびコンデンサ誘電体層の先端は、コ ンデンサの上部表面で終わる。

【0016】また、上述された方法において、誘電体層 は、下部誘電体層部分と、エッチング・ストップ層と、 上部誘電体層部分とを含む。従って、相互接続構造の金 体層における相互接続構造の第一開口部とコンデンサの 20 属線は、好適には、誘電体層の上部誘電体層部分および エッチング・ストップ層内にあることが好ましい。そし て、好適には、相互接続構造の接点は、誘電体層の下部 誘電体層部分内にあることが好ましい。また、コンデン サは、好適には、上部誘電体層部分、エッチング・スト ップ層および下部誘電体層部分にあることが好ましい。 [0017]

> 【発明の実施の形態】本発明については、これ以降、添 付の図面を用いてさらに詳しく説明する。これらの図面 には、発明の好適な実施形態が示されている。しかし、 30 本発明は、様々に異なった形態で実施されうるものであ り、本文中に記載された実施形態にのみ限定されるよう にはなっていない。むしろ、これらの実施形態は、本開 示が徹底して完全なものとなるように、そして当業者に 本発明の範囲を完全に伝えられるよう提供されている。 本文中全体を通して類似要素には類似番号が付けられて いる。層および領域の寸法については、分かりやすくす るために、図面では過大表示されることもある。

> 【0018】図1において、本発明による半導体基板上 に形成された相互接続構造22および金属電極コンデン サ24を含む集積回路デバイス20について、これから 説明する。半導体基板30は、好適には、シリコンであ ることが好ましいが、基板上に形成されたシリコンまた はポリシリコン層または構造であってもよい。トランジ スタ(図示せず)のような複数のデバイスが、周知の技 術を用いて基板30に形成される。集積回路デバイス2 0は、基板30に隣接する第一誘電体層32を含む。第 一誘電体層は、例えば、二酸化シリコン、窒化シリコン のような適当な誘電体から形成され、および/または、 所望の誘電率を有する材質または、その合金から形成さ 50 れる。他の適した材質といえば、例えば、五酸化タンタ

ルおよびチタン酸ストロンチウム・バリウムが含まれる が、但し、誘電体が本発明の相互接続構造およびコンデ ンサの形成に影響を与えない限りとする。

【0019】この第一誘電体層32は、図1に、相互接 続34および36とともに示される。第一誘電体層32 および相互接続34および36が、集積回路デバイスの 下層レベルの一例を示す。デバイス全体を通して、そし てデバイス内の多数の断層レベルにおいて、複数の相互 接続レベルおよびバイアが存在することは、当業者には 理解することができるだろう。バイアとは、下層にある 金属線のある特定の部分を外に出して、電気接点をその 線に合わせて整列させることができるように、中間層レ ベルの誘電体層内に形成された開口部ことである。その 後、誘電接点が、下層部の金属線を、その後に形成され た上層部の金属線と接続するためにバイア内に形成され る。

【0020】集積回路デバイス20は、第二誘電体層3 8および第三誘電体層42をさらに含む。第二および第 三誘電体層38および42は、好適には、エッチング・ ストップ層40によって分離されていることが望まし い。また、第二および第三誘電体層38および42は、 所望の誘電率を有する適当な誘電体から形成される。こ れについては、当業者には、容易に理解することができ るだろう。エッチング・ストップ層40は、通常、従来 技術により窒化シリコンから形成され、デポジットされ る。

【0021】相互接続構造22は、金属線27および接 点26を含む。金属線27は、第三誘電体層42および エッチング・ストップ層40内に形成される。接点は第 二誘電体層38内に形成される。相互接続構造22は、 バリヤ金属層52および金属導電層54を含む。 バリヤ 金属層は、例えば、窒化タンタル、窒化チタンあるいは 窒化タングステンの任意の適当な金属層から形成されて おり、金属導電層54から、誘電体層38および42 へ、金属が拡散するのを実質的に阻止する。導電金属層 54は、好適には、銅であることが好ましいが、例え ば、アルミニウムまたはタングステンであってもよい。 特に銅の金属層54には、通常、銅シード層(図示せ ず)が、バリヤ金属層54上にも形成される。これにつ いては、当業者には容易に理解することができるだろ Э.

【0022】コンデンサ24は、下部電極44と、誘電 体46と、上部電極49とを含む。下部電極44は、例 えば、窒化タンタルのような少なくとも1層の導電金属 層から形成されている。下部電極44は、図示のよう に、窒化タンタルから形成されているような2つの金属 層52、53を含む。銅シード層(図示せず)は、ま た、銅が相互接続金属として使われる場合、2つの窒化 タンタル層52、53の間に形成される。これについて は、当業者には、理解することができるだろう。

【0023】コンデンサ誘電体46は、所望の誘電率を 有する、例えば、酸化シリコン、窒化シリコンまたは酸 化タンタルのような適当な誘電体材質から形成される。 好適には、コンデンサ誘電体46は、所望のコンデンサ

10

の特徴を発揮するために、約25以上の誘電率を有して いることが好ましい。

【0024】上部電極49は、図示のように、導電金属 層48および導電金属層50を含む。導電金属層48 は、例えば、窒化タンタルから形成されており、導電金 属層50は銅から形成される。もちろん、銅シード層 (図示せず)は、これら2つの層48と50との間にあ る。導電金属層48は、また、金属、例えば、銅が金属 導電層50から誘電体46へ拡散するのを阻止するため の境界層としての役割を果たす。コンデンサ24は、第 三誘電体層42の隣接する上部表面部分とほぼ同一の高 さにあり、ほぼ平面的な上部表面を有する。また、下部 金属44電極およびコンデンサ誘電体46の先端は、コ ンデンサ24の上部表面で終わる。

【0025】上記のように、本発明の集積回路デバイス 20は、金属電極44、49を有し、そしてデュアル・ ダマシーン構造にも使用でき、統合されている高密度コ ンデンサ24を提供する。この様に、コンデンサ24 は、デュアル・ダマシーン相互接続構造22と同一層レ ベルに配置される。

【0026】図2-図8において、本発明による半導体 基板30上に形成された相互接続構造22および金属電 極コンデンサ24を含む集積回路デバイス20を製造す るためのデュアル・ダマシーン・プロセスついて、説明 する。図2に示すように、半導体基板30が、提供され 30 ており、第一誘電体層32は、従来技術を用いて、半導 体基板に隣接して形成される。上述のように、半導体基 板30は、好適には、シリコンであることが好ましい。 【0027】トランジスタ(図示せず)のような複数の デバイスが、周知の技術を用いて、基板30内に形成さ れる。半導体基板30および他の関連層は、半導体ウェ ーハを形成する。これについては、当業者には周知のこ とである。第一誘電体層32は、二酸化シリコンおよび 他の周知の誘電体からも形成される。もちろん、第一誘 電体層32は、デポジットさせたり、生成させたりして 40 もよい。さらに、第一誘電体層32は、相互接続34お よび36とを含む。相互接続34および36は、第一誘 電体層32にエッチングされている、トレンチの中に、 例えば、アルミニウムおよび/または銅のような導電金 属をデポジットさせることによって形成される。第一誘 電体層32、相互接続34および36については、集積 回路デバイスの下層にある一つの断層を一例として図示 する。

【0028】第二誘電体層38は、第一誘電体層32、 相互接続34および36に隣接して形成される。エッチ 50 ング・ストップ層40は、図示のように、第二酸化物層 PAT-NO:

JP02000208745A

DOCUMENT-IDENTIFIER:

JP 2000208745 A

TITLE:

DUAL DAMASCENE MUTUAL CONNECTION STRUCTURE,

INTEGRATED

CIRCUIT DEVICE HAVING METAL ELECTRODE

CAPACITOR, AND ITS

MANUFACTURE

PUBN-DATE:

July 28, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

CHUN-YUN, SAN

N/A

ALLEN, EN

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

LUCENT TECHNOL INC

N/A

APPL-NO:

JP2000006225

APPL-DATE:

January 12, 2000

PRIORITY-DATA: 99115703 (January 12, 1999) , 99383806 (August 26,

1999)

INT-CL (IPC): H01L027/108, H01L021/8242, H01L021/3205, H01L027/04

, H01L021/822

ABSTRACT:

PROBLEM TO BE SOLVED: To allow use for a dual damascene as well by filling a

first opening part, forming a mutual connection structure, forming upper part

and lower part metal electrodes with a capacitor dielectrics inserted between

them, and forming a capacitor in a second opening part.

SOLUTION: A capacitor 24 comprises a lower part electrode 44, dielectrics

46, and upper part electrode 49. The lower part electrode 44 is

formed of at

least one layer of conductive metal layer such as tantalum nitride, comprising

two metal layers 52 and 53. The upper part electrode 49 comprises a conductive

metal layer 48 and conductive metal layer 50. The conductive metal, layer 48

is formed of tantalum nitride while the conductive metal layer 50 formed of

copper. The conductive metal layer 48 acts as a border layer which prevents

the copper from diffusing into the dielectrics 46 from the metal conductive

layer 50. The capacitor 24 is at the height almost identical with the

adjoining upper-part surface of a third dielectrics layer 42, while comprising

an almost flat upper surface.

COPYRIGHT: (C) 2000, JPO